


۱. (۲۰ نمره) با فرض آنکه یک واحد سخت افزاری برنامه پذیر (شبیه FPGA) متشکل از فقط جدول جستجو (LUT: lookup table) ۳-ورودی داریم، نشان دهید مدار زیر چگونه و با چند LUT ۳ ورودی قابل ساخت است؟ در نظر داشته باشید که فقط باید بلوک های با عملکرد x (۴ بیت ورودی و ۴ بیت خروجی) و عملکرد y (دو ورودی ۴ بیتی و یک خروجی ۴ بیتی) را پیاده سازی کنید و برای رجیستر، از یک ماژول آماده به نام REG استفاده کنید. برای پاسخ، فقط شکل نحوه اتصال LUT ها و ورودی هر LUT را مشخص نمایید. برای پاسخ:


-- تابع x, y هر عملکردی می توانند داشته باشند و فقط استفاده از LUT ۳-ورودی و رجیستر (با هر پهنای مورد نیاز) مجاز است.

-- بسته به طراحی ممکن است چند ساختار بزرگ تکراری و مشابه از LUT ها به دست آورید. در این صورت فقط یکی را با جزییات (تعداد و نحوه اتصال LUT ها و ورودی هر LUT) رسم کنید و برای بقیه یک بلوک خالی رسم کنید و بنویسید چه ورودی هایی می گیرد و از لحاظ ساختار شبیه کدام ساختار LUT است که رسم کرده اید.

-- نوشتن محتویات داخل LUT ها در هیچکدام از بخشهای این سوال لازم نیست.



۲. (۳۰ نمره) اکنون فرض کنید که این مدار قرار است یک تابع MAC را پیاده سازی کند و بلوک x ضرب کننده و بلوک y جمع کننده باشد. با توجه به این تابعهای خاص، مجدداً پیاده سازی این مدار را با فقط LUT های ۳-ورودی، و این بار با هدف رسیدن به کمترین تعداد LUT ۳-ورودی پیاده سازی نمایید. در نظر داشته باشید:



-- تمام نکات بخش قبل (مثلاً عدم نیاز به نوشتن محتویات LUT ها و...) در این بخش هم قابل اعمال است.

-- این بخش را می شود به روشهای مختلفی طراحی کرد که همه، به شرط تولید خروجی صحیح، قابل قبول هستند.

-- از رقم نقلی جمع کننده صرف نظر کنید.

-- راهنمایی: برای مثال فرض کنید یک بلوک با ۳ ورودی (a, b, c) سه خروجی $(f1, f2, f3)$ دارد. برای پیاده سازی بلوک بدون توجه به تابع داخل آن، ما نیازمند سه عدد LUT ۳-ورودی هستیم. اما اگر بدانیم که بلوک تابع های زیر را میسازد:

$$f1: ab + a'c \quad f2: ac' \quad f3: cb'$$

با نگاه به این تابع های مثال، یک عدد LUT ۳-ورودی و دو عدد ۲-ورودی کافی خواهد بود. همچنین تابع ساخته شده توسط (و در نتیجه محتویات) دو LUT ۲-ورودی یکی است و فقط ورودی ها تغییر می کند. ما دو LUT ۲-ورودی در این مثال را LUT های هم نوع می نامیم.

۳. (۳۰ نمره) برای قسمت قبل، حداقل LUT های هم نوع (در راهنمایی بالا تعریف شده است) را بیابید. فرض کنید برای پیاده سازی سخت افزاری، به عنوان محدودیت منابع، فقط یک عدد از هر کدام از LUT های هم نوع در هر سیکل موجود باشد. با استفاده از List Scheduling، زمانبندی با کمترین تأخیر را برای پیاده سازی مدار شکل ۲ برای این واحد سخت افزاری پیدا کنید.

-- در نظر داشته باشید که LUT های این واحد سخت افزاری در ابتدا و فقط یک بار با جدول درستی تابع مورد نظر پر میشوند و در طول اجرای مدار، امکان پیکربندی مجدد ندارند.